


# ৮০৮৬ মাইক্রোপ্রসেসরের মেমরি ইন্টারফেস


লজিক্যাল আর্কিটেকচার থেকে  
ফিজিক্যাল সিগন্যাল: একটি ব্লুপ্রিন্ট

২০-বিট অ্যাড্রেস লাইন | ১ মেগাবাইট মেমরি স্পেস



# ৮০৮৬ মাস্টারক্লাস: সীমাবদ্ধতা থেকে উদ্ধাবন


মেমোরি ইন্টারফেসিং এবং হার্ডওয়্যার  
ইঞ্জিনিয়ারিংয়ের নিখুঁত শিল্প




একটি ভিজ্যুয়াল ডিপ-ড্রাইভ

# মূল প্যারাদক্স: ক্ষুদ্র মস্তিষ্ক, বিশাল সাম্রাজ্য

১৬-বিটের মস্তিষ্ক



২০-বিটের সাম্রাজ্য /  
১ মেগাবাইট



কিভাবে মাত্র ১৬-বিটের একটি ছোট মস্তিষ্ক ২০-বিটের এক বিশাল মেমোরি সাম্রাজ্যকে নিয়ন্ত্রণ করতে পারে?  
এটি কোনো জাদু নয়, এটি সময়ের, স্থানের এবং গতির এক নিখুঁত গাণিতিক সমন্বয়।


# সীমাবদ্ধতা ১: পিন সংকট এবং গাণিতিক অসম্ভবতা

মেমোরির সাথে যোগাযোগের জন্যই  
৩৬টি পিন প্রয়োজন।


কিন্তু প্রসেসরের মোট পিন সংখ্যা  
মাত্র ৪০টি।

বাকি মাত্র ৪টি পিন দিয়ে পাওয়ার,  
ক্লক বা কন্ট্রোল সিগন্যাল চালানো  
সম্পূর্ণ অসম্ভব।

২০ অ্যাড্রেস পিন



# সমাধান ১: টাইম মাল্টিপ্লেক্সিং (একই পথের দ্বৈত ব্যবহার)




ইঞ্জিনিয়াররা আলাদা পিন ব্যবহার না করে ডেটা এবং অ্যাড্রেস লাইনকে একই পিনে জুড়ে দিলেন। একই ফিজিক্যাল তার বা পিন কখনো অ্যাড্রেস বহন করে, আবার কখনো ডেটা। এই একটি কৌশলেই বেঁচে যায় ১৬টি পিন!


# মেমোরি হাইওয়ের ট্রাফিক পুলিশ: ALE সিগন্যাল



1. ধাপ ১: বাস সাইকেলের শুরুতে প্রসেসর পিনগুলোতে অ্যাড্রেস পাঠায়।




2. ধাপ ২: প্রসেসর ALE (Address Latch Enable) সিগন্যাল সক্রিয় করে ল্যাচকে নির্দেশ দেয়।




3. ধাপ ৩: ল্যাচ সাথে সাথে অ্যাড্রেসটির একটি 'ছবি' তুলে নিজের মধ্যে সেভ করে নেয়।



4. ধাপ ৪: পিনগুলো খালি হয়ে যায় এবং নিশ্চিন্তে ডেটা চলাচলের জন্য উন্মুক্ত হয়।



## সীমাবদ্ধতা ২: বৃহত্তর সিস্টেমে প্রসেসরের ওভারলোড



একটি ছোট সিস্টেমে প্রসেসর একাই সব কন্ট্রোল সিগন্যাল তৈরি করতে পারে। কিন্তু সিস্টেমে যখন একাধিক প্রসেসর বা কো-প্রসেসর যুক্ত হয়, তখন প্রসেসর যদি নিজেই সব সিগন্যাল তৈরি করতে যায়, তবে তার মূল কাজ—ডেটা প্রসেসিং—মারাত্মকভাবে বাধাগ্রস্ত হয়।


## সমাধান ২: ডেলিগেশন বা দায়িত্ব বন্টন (মিনিমাম বনাম ম্যাক্সিমাম মোড)

	মিনিমাম মোড  CEO	ম্যাক্সিমাম মোড  CEO + Manager
কাঠামো	প্রসেসর একাই কাজ করে	৮২৮৮ বাস কন্ট্রোলারের সাথে যুক্ত হয়
ভূমিকা	CEO যিনি নিজেই সব ফাইল চেক করেন	CEO শুধু নির্দেশ দেন, ম্যানেজার কাজ উদ্ধার করেন
সিগন্যাল তৈরি	প্রসেসর নিজেই সব রিড/রাইট সিগন্যাল তৈরি করে	প্রসেসর শুধু স্ট্যাটাস কোড পাঠায়, কন্ট্রোলার সিগন্যাল বানায়


# গোপন সংকেত: ৮২৮৮ কন্ট্রোলারের সাথে যোগাযোগ

প্রসেসর সরাসরি কোনো মেমোরি রিড বা রাইট সিগন্যাল পাঠায় না। সে শুধু তিনটি স্ট্যাটাস পিনের (S2, S1, S0) মাধ্যমে সংকেত পাঠায়।

**ফলাফল:** কাজের চাপ কমানোর ফলে প্রসেসর দ্রুত পরবর্তী লজিক্যাল কাজ শুরু করতে পারে।




# সীমাবদ্ধতা ৩: গতির বাধা এবং বাইট-অর্গানাইজড মেমোরি



৮০৮৬-এর ডেটাবাস ১৬-বিটের, অর্থাৎ সে একসাথে ২-বাইট ডেটা আদান-প্রদান করতে পারে। কিন্তু মেমোরির ডিজাইন হলো 'বাইট-অর্গানাইজড'—প্রতিটি ঠিকানায় মাত্র ৮ ১-বিট ডেটা রাখা যায়। একটি টানা ব্লক থাকলে ১৬-বিট ডেটা পড়তে প্রসেসরকে পরপর দু'বার মেমোরির কাছে যেতে হতো, যা দ্বিগুণ সময়সাপেক্ষ।

# সমাধান ৩: ইভেন এবং অড ব্যাংক (বইয়ের খোলা পাতা)

মেমোরিকে দুই ভাগে ভাগ করা হয়েছে। প্রসেসর A0 পিন দিয়ে ইভেন ব্যাংক এবং BHE পিন দিয়ে অড ব্যাংক নিয়ন্ত্রণ করে। ঠিক খোলা বইয়ের দুই পাতার মতো, প্রসেসর এক ধাক্কায় (একটি বাস সাইকেলে) ইভেন এবং অড ব্যাংক একসাথে ১৬-বিট ডেটা পড়ে নিতে পারে। স্পিড একদম ডাবল!



# একটি লুকানো ফাঁদ: মিসঅ্যালাইনড মেমোরি এক্সেস

**সমস্যা:** ডেটা যদি বিজোড় ঠিকানায় শুরু হয়, তবে তার প্রথম বাইট থাকে অড ব্যাংকে আর দ্বিতীয়টি থাকে পরের ইভেন ব্যাংকে।

**ফলাফল:** প্রসেসর এক ধাক্কায় এদের মেলাতে পারে না। একই ডেটা পড়তে দুটি আলাদা বাস সাইকেল ব্যবহার করতে হয়, ফলে দ্বিগুণ সময় নষ্ট হয়।

**পার্টনারশিপ:** হার্ডওয়্যার ফাস্ট লেন তৈরি করেছে, কিন্তু সুবিধা পেতে প্রোগ্রামারকে সর্বদা ডেটা জোড় ঠিকানায় স্টোর করতে হবে।

2x Cycle Penalty

Address	Even Bank / জোড়	Odd Bank / বিজোড়	Address
0723			1
0724		0724	0725
0725		07	0725
0726	24		2
0727			3
0728			5

# সীমাবদ্ধতা ৪: একটি গাণিতিক ধাঁধা


৮০৮৬ প্রসেসরের ভেতরের রেজিস্টারগুলো মাত্র ১৬-বিটের।

গাণিতিকভাবে একটি ১৬-বিটের রেজিস্টার সরাসরি সর্বোচ্চ ৬৫,৫৩৬ টি ঠিকানা (64 KB) চিনতে পারে।

কিন্তু প্রসেসরকে নিয়ন্ত্রণ করতে হবে ২০-বিটের এক বিশাল ফিজিক্যাল মেমোরি (1 MB)। ১৬-বিটের পাত্রে ২০-বিটের তথ্য কীভাবে রাখা সম্ভব?

+

16-Bit Register  
(Max 64 KB)



# সমাধান ৪: সেগমেন্টেশন এবং শিফটিং মেকানিজম

Segment Register: 1 2 3 4  
(16-bit)

↓ Shift Left (x10)

Base Address : 1 2 3 4 0  
(Now 20-bit)


+ Offset Address : 0 0 0 2  
(16-bit pointer)

---

= **Physical Address: 1 2 3 4 2**  
(Final 20-bit destination)


প্রসেসর পুরো মেমোরিকে বিশাল শূন্যস্থান হিসেবে না দেখে, তাকে ৬৪ কেবি (64 KB) এর ছোট ছোট 'সেগমেন্টে' ভাগ করে নেয়। সেগমেন্ট হলো শহরের জিপ কোড, আর অফসেট হলো বাড়ির নম্বর। ৪-বিট শিফট করার এই অসাধারণ গাণিতিক কৌশলই ১৬-বিট আর্কিটেকচার দিয়ে ২০-বিটের সাম্রাজ্য নিয়ন্ত্রণের চাবিকাঠি।

# সীমাবদ্ধতার জয়: একটি পূর্ণাঙ্গ আর্কিটেকচার



# আর্ট অফ এফিশিয়েন্সি: আধুনিক ডিজাইনে একটি প্রশ্ন


## 1970s Frugality



**1 MB / 40 Pins**

0x00000 - 0xFFFFF

## Modern Bloat



**Gigabytes of RAM / Infinite Resources**

0x0...FFFF...

ডিজাইনারদের কাছে মেমোরি ছিল অত্যন্ত দুষ্প্রাপ্য। তারা প্রসেসরের প্রতিটি বিট, পিন এবং বাস সাইকেল বাঁচানোর জন্য অবিশ্বাস্য উদ্ভাবনী কৌশল ব্যবহার করেছিলেন। আজ, যখন আমাদের পকেটে অফুরন্ত মেমোরি আর প্রসেসিং পাওয়ার, আমরা কি রিসোর্সের প্রাচুর্যের সিস্টেম ডিজাইনের সেই নিখুঁত শিল্প বা 'Art of Efficiency' হারিয়ে ফেলছি? ৮০৮৬ আমাদের মনে করিয়ে দেয়—কিভাবে অল্পতেই অসাধারণ কিছু তৈরি করা যায়।